عملية Intel 10nm: إنها أكثر من مجرد تحجيم رقاقة

في سلسلة من العروض التقديمية بالأمس ، قدمت Intel الكثير من التفاصيل حول عملية 10nm القادمة لإنتاج معالجات متقدمة ، وكشفت عن عملية FinFET 22nm جديدة مصممة لتدني الطاقة والأجهزة منخفضة التكلفة ، واقترحت مقياسًا جديدًا لمقارنة عقد الشرائح ، ودفعت عمومًا فكرة أن "قانون مور هو على قيد الحياة وبصحة جيدة." أكثر ما برز بالنسبة لي هو فكرة أنه على الرغم من أن المعالجات سوف تستمر في أن تصبح أكثر كثافة ستفرض صعوبة وتكلفة عقد العملية الجديدة إعادة تفكير كامل حول كيفية تصميم الرقائق في المستقبل.

مارك بور ، إنتل سينيور زميل مدير هندسة العمليات والتكامل ، أعطى إنتل الملعب المعتاد حول الكيفية التي تقود بها صناعة أشباه الموصلات في تكنولوجيا العمليات. وقال إن إنتل لا تزال تحتل الصدارة منذ ثلاث سنوات على منافسيها ، على الرغم من أن مسابك الرقائق مثل Samsung و TSMC في خضم طرح ما يسمونه عمليات 10nm قبل ظهور منتجات Intel 10nm في نهاية العام. قال بوهر إن شركة إنتل قدمت معظم التطورات الرئيسية في الصناعة على مدى السنوات الـ 15 الماضية ، بما في ذلك السيليكون المتوتر ، البوابة المعدنية عالية k ، و الترانزستورات FinFET (التي أطلقت عليها إنتل في الأصل Tri-Gate ، على الرغم من أنها عادت منذ ذلك الحين إلى استخدام الاسم القياسي للصناعة).

قال بوهر أن أرقام العقدة التي يستخدمها جميع الشركات المصنعة لم تعد ذات مغزى ، وبدلاً من ذلك دعا إلى إجراء قياس جديد يعتمد على عدد الترانزستور مقسومًا على مساحة الخلية ، حيث تحسب خلايا NAND 60 بالمائة من القياس والمسح الضوئي Flip Flip Flop تحسب الخلايا المنطقية 40 في المائة (لتوضيح ذلك ، فهو لا يشير إلى خلايا ذاكرة فلاش NAND ، بل يشير إلى البوابات المنطقية لـ NAND أو البوابات "السلبية"). يمنحك هذا قياسًا في الترانزستورات لكل ملليمتر مربع ، وأظهر بوهر رسمًا بيانيًا يعكس تحسينات Intel على هذا النطاق ، والذي يتراوح من 3.3 مليون الترانزستورات / مم ² في 45nm إلى 37.5 مليون الترانزستورات / MM2 في 14nm ، والانتقال إلى أكثر من 100 مليون الترانزستورات / مم ² في 10nm.

في السنوات القليلة الماضية ، كانت إنتل تستخدم أوقات بوابة المنطق ارتفاع الخلية المنطقية كقياس ، لكن بور قال إن هذا لم يعد يجسد كل التقدم الذي تحققه إنتل. وقال ان هذا الاجراء لا يزال وسيلة جيدة نسبيا مقارنة، لكن لم يعط رقمًا صعبًا.

وقال بوهر إنه على الرغم من أن الفترة الزمنية بين العقد تمتد - لم تعد شركة إنتل قادرة على تقديم عقد جديدة كل عامين - إلا أن الشركة قادرة على تحقيق أفضل من توسيع نطاق المنطقة الطبيعية ، وهو ما تسميه إنتل " التحجيم المفرط "لقد أظهر مخططًا يوضح أنه في كل من 14 نانومتر و 10 نانومتر ، تمكنت إنتل من جعل المساحة المنطقية 37 في المائة بحجم منطقة المنطق في العقدة السابقة.

أشار بوهر إلى أن أجزاء أخرى من المعالج - ولا سيما ذاكرة الوصول العشوائي الساكنة ودارات إخراج الإدخال - لا تنكمش بنفس معدل ترانزستورات المنطق. وبجمع كل ذلك ، قال إن التحسينات في القياس ستسمح لشركة Intel بأخذ شريحة من شأنها أن تتطلب 100 مم ² في 45 نانومتر وتصنع شريحة مكافئة فقط بحجم 7.6 مم ² في 10 نانومتر ، على افتراض عدم حدوث أي تغيير في الميزات. (بالطبع ، في العالم الحقيقي ، كل جيل لاحق من رقاقة يضيف المزيد من الميزات.)

قال ستايسي سميث ، نائب الرئيس التنفيذي لشركة إنتل للتصنيع والعمليات والمبيعات ، إنه نتيجة لذلك ، على الرغم من أن الأمر يستغرق وقتًا أطول بين العقد ، فإن التوسع الإضافي أدى إلى نفس التحسينات السنوية التي شهدها العامان السابقان. إيقاع المقدمة مع مرور الوقت.

روث برين ، إنتل زميل وتحدث مدير تقنية الربط والتكامل ، عن تقنية الشركة الحالية التي تبلغ مساحتها 14 نانومتر ، والتي بدأت في التصنيع في عام 2014 ، وقال إنها تشبه الكثافة في المنتجات التي يبلغ حجمها 10 نانومتر والتي بدأ آخرون بشحنها هذا العام.

شرحت كيف قدمت هذه العملية " التحجيم المفرط ، "جزئيًا باستخدام تقنية متعددة الأنماط أكثر فاعلية لإنشاء ميزات أكثر دقة من الخطوط التي يبلغ طولها 80 نانومتر أو نحو ذلك التي يمكن للماسحات الضوئية الغاطسة التي يبلغ عددها 193 نانومتر إنشاءها في مسار واحد. وقالت Intel إنه باستخدام تقنية تسمى" نقش مزدوج محاذي ذاتيا "(SADP) ، بدلاً من طريقة Litho-Etch-Litho-Etch التي يستخدمها المصنعون الآخرون ، يمكن الحصول على نتائج أكثر دقة واتساقًا تؤدي إلى عوائد وأداء أفضل.

عموما ، قال الدماغ استخدام التحجيم المفرط ينتج 1.4 وحدة لكل دولار أكثر مما يسمح به التحجيم التقليدي ، وهذا ينتج تقريبًا ما يعادل الوفورات التي كانت ستحصل عليها إنتل لو كانت الصناعة قد انتقلت من 300 مم إلى 450 مم من رقائق السيليكون (رمز التبديل الذي كان واسع النطاق ناقش، ولكن يبدو أنه تم التخلي عنها الآن).

وأوضح كيزاد ميستري ، نائب رئيس الشركة والمدير المشارك لتطوير تقنية المنطق ، كيف التحجيم المفرط يتم استخدام التقنيات في 10nm ، وقدم المزيد من التفاصيل حول عملية 10nm للشركة ، والتي وصفها بأنها "جيل كامل قبل" من تقنيات 10nm أخرى. إجمالًا ، قال إن العقدة 10 نانومتر ستوفر تحسينًا بنسبة 25 في المائة في الأداء بنفس القوة أو انخفاضًا تقريبًا 50 في المائة في القوة بنفس الأداء مقارنة بالعقدة 14 نانومتر.

وصف Mistry عملية إنتل بأنها تستخدم بوابة بوابة تبلغ 54 نانومتر وارتفاع خلية يبلغ 272 نانومتر ، بالإضافة إلى زعنفة زنتها 34 نانومتر وأقل مسافة معدنية نهايتها 36 نانومتر. في الأساس ، قال إن هذا يعني أن لديك زعانف يبلغ طولها 25 في المئة و 25 في المئة متباعدة عن كثب أكثر من 14nm. وقال إنه تم تحقيق ذلك جزئيًا من خلال استخدام "نموذج رباعي محاذي ذاتيًا" ، وذلك من خلال عملية طورتها شركة Intel للنماذج المتعددة الأنماط التي يبلغ طولها 14 نانومتر وتمديدها إلى أبعد من ذلك ، وبالتالي تمكين ميزات أصغر. (ولكن أود أن أشير إلى أن هذا يبدو أنه يشير إلى أن بوابة البوابة لا تتسارع بنفس سرعة الأجيال السابقة).

اثنان جديدان التحجيم المفرط وقال إن التطورات ساعدت كذلك. أول هذه "الاتصال عبر نشيط بوابة ، "وهذا يعني أن الموقع الذي يعبر بوابة أ زعنفة لإنشاء الترانزستور هو الآن مباشرة فوق الجزء العلوي بدلا من تحته. وقال إن هذا أعطى مساحة إضافية بنسبة 10 في المائة فوق نطاق القياس. أما التقنية الثانية ، والتي قال Mistry إنها استخدمت من قبل ولكن ليس مع ترانزستورات FinFET ، فتسمى "بوابة وهمية واحدة". وقال إنه في الجيل 14 نانومتر ، كانت ترانزستورات إنتل لديها "بوابات وهمية" كاملة على حافة كل خلية منطقية. في 10nm ، ومع ذلك ، قال Mistry هناك فقط نصف بوابة وهمية في كل حافة. وقال إن هذا يوفر فائدة أخرى فعالة لتوسيع نطاق المناطق بنسبة 20٪.

وقال Mistry ، إن هذه التقنيات تسمح بتحسين 2.7x في كثافة الترانزستور ، وتمكن الشركة من إنتاج أكثر من 100 مليون الترانزستورات لكل ملليمتر مربع.

أوضح Mistry أيضًا ، كما هو الحال مع 14nm ، أن طول الفترة الزمنية الممتدة بين عقد العملية قد مكّن الشركة من تحسين كل عقدة قليلاً كل عام. Mistry الموصوفة بعبارات عامة خطط ل العقدتين إضافية من 10nm تصنيع مع تحسين الأداء. (لقد وجدت أنه من المثير للاهتمام - ومثيرة للقلق بعض الشيء - أنه على الرغم من أن هذه المخططات تظهر بوضوح أن العقد 10nm تتطلب طاقة أقل من العقد 14nm ، فإنها تشير إلى أن العقد 10nm الأولى لن تقدم بنفس قدر الأداء الذي توفره أحدث 14nm.)

وقال إن عملية 10nm ++ ستوفر أداءً أفضل بنسبة 15 في المائة بنفس القوة أو تخفيضًا بنسبة 30 في المائة في نفس الأداء مقارنة بعملية 10nm الأصلية.

في وقت لاحق ، كان مورثي رندوتشينتالا ، رئيس مجموعة العملاء وهندسة أنظمة إنترنت الأشياء ، أكثر وضوحًا ، وقال إن المنتجات الأساسية تهدف إلى تحسين أداء أفضل من 15 في المائة كل عام على "إيقاع سنوي للمنتج".

عاد بوهر لوصف عملية جديدة تسمى 22 FFL ، بمعنى معالجة 22nm باستخدام FinFETs منخفضة التسرب. وقال إن هذه العملية تسمح بحد أقصى 100x في تسرب الطاقة مقارنة بالمستوي التقليدي تقنية، وسوف يكون أعلى الكثافة من أي عملية 22nm أخرى ، جنبا إلى جنب مع إمكانية FinFETs أداء أعلى. ما يثير الاهتمام هنا هو أن تصميم الرقاقة يمكنه استخدام نوعين مختلفين من الترانزستورات داخل شريحة واحدة ؛ ترنزستورات عالية الأداء لأشياء مثل معالجة التطبيقات وترانزستورات منخفضة التسرب للدوائر دائمة الاتصال دائمًا.

قد يكون هذا مصممًا للتنافس مع عمليات 22nm أخرى ، مثل عملية 22nm FDX (السيليكون على عازل) Global Foundries. يبدو أن الفكرة هي أنه من خلال الذهاب مع 22nm ، يمكنك تجنب الزخرفة المزدوجة والنفقات الإضافية التي تتطلبها العقد المشددة ، ولكن لا يزال تحقيق أداء جيد.

تحدثت Renduchintala عن كيف تعمل شركة تصنيع الأجهزة المدمجة (IDM) - وهي شركة تصمم المعالجات والشركات المصنعة لها على حد سواء - على الاستفادة من "الاندماج بين تكنولوجيا العمليات وتطوير المنتجات". وقال إن الشركة قادرة على الاختيار من بين أنواع متعددة من تقنيات IP وعملية ، بما في ذلك اختيار الترانزستورات التي تناسب كل جزء من تصميمها.

ما وجدته أكثر إثارة للاهتمام هو مناقشته لكيفية انتقال تصميم المعالج من لب متجانسة تقليدي إلى تصميم "مزيج وتطابق". إن فكرة النوى غير المتجانسة ليست بالأمر الجديد ، لكن فكرة القدرة على امتلاك أجزاء مختلفة من معالج مبني على أساس استخدام عمليات مختلفة يمكن أن تكون جميعها مرتبطة ببعضها البعض تغيير كبير.

إن تمكين هذا هو الجسر المدمج متعدد التوصيلات (EMIB) الذي بدأت Intel بشحنه بتقنيات Stratix 10 FPGAs الحديثة وناقشتها في منتجات المستثمر Xeon في المستقبل.

وصفت Renduchintala عالماً مستقبلاً حيث قد يكون للمعالج نوى وحدة معالجة مركزية ووحدة معالجة GPU يتم إنتاجها على أحدث العمليات وأكثرها كثافة ، مع أشياء مثل مكونات IO والاتصالات التي لا تستفيد كثيرًا من زيادة الكثافة على عملية سابقة ، وأشياء أخرى على العقد الأقدم. سيتم توصيل كل هذه الوفيات باستخدام جسر EMIB هذا ، والذي يسمح باتصالات أسرع من الحزم التقليدية متعددة الشرائح ، ولكن بتكلفة أقل مقارنة باستخدام متدخل السيليكون.

إذا تحققت كل هذه الأمور ، يمكن أن يتغير الإطار الكامل للمعالجات الجديدة. من الحصول على معالج جديد يتم إجراؤه بالكامل على عملية جديدة كل عامين ، قد نتجه نحوه عالم التي تنطوي على تغيير تدريجي أكثر من تقنية العملية في أجزاء فقط من الشريحة. يفتح هذا أيضًا إمكانية إضافة العديد من الأشياء إلى الشريحة نفسها ، من دمج المزيد من IO مكونات، لأنواع مختلفة من الذاكرة. على المدى الطويل ، قد يشير هذا إلى تغييرات كبيرة في كيفية عمل الرقائق والأنظمة التي تعمل بها.

مايكل جيه. ميلر هو مدير المعلومات في Ziff Brothers Investments ، وهي شركة استثمار خاصة. قام ميلر ، الذي كان رئيس تحرير مجلة PC Magazine من عام 1991 إلى عام 2005 ، بتأليف هذه المدونة لموقع PCMag.com لمشاركة أفكاره حول المنتجات المتعلقة بالكمبيوتر. يتم تقديم أي مشورة في مجال الاستثمار في هذا بلوق. يتم إهمال جميع الواجبات. يعمل Miller بشكل منفصل لشركة استثمار خاصة قد تستثمر في أي وقت في الشركات التي تناقش منتجاتها في هذه المدونة ، ولن يتم الكشف عن معاملات الأوراق المالية.