هل قانون مور حي وبصحة جيدة؟ يعتمد على كيفية تحديد التحجيم

كان هناك الكثير من الحديث في الآونة الأخيرة حول تباطؤ قانون مور والتحديات التي تواجه صناع الرقائق وهم يحاولون الانتقال إلى أبعاد أصغر. بالتأكيد ، أجهزة الكمبيوتر الشخصية لا تتسارع بمعدل ما كانت عليه في السابق ، ولم تكن التحديات التي تواجه صانعي الرقائق أعلى من أي وقت مضى. ومع ذلك ، تواصل إنتل إصرارها على "قانون مور على قيد الحياة وبصحة جيدة" ، عند الحديث عن خططها لإنتاج 10 نانومتر و 7 نانومتر. لمحاولة معرفة ما يجري ، نظرت إلى بعض مقاييس التقدم المختلفة ، وحصلت على بعض الإجابات المختلفة.

على الرغم من أن العديد من الأشخاص يربطون بين قانون مور والسرعة ، إلا أنه في الواقع مقياس لمعدل الزيادة في تعقيد الحد الأدنى للمكونات ، مما يشير إلى حد ما إلى أن أعداد الترانزستورات سوف تتضاعف بشكل دوري. في الورقة الأولية لعام 1965 ، كانت هذه المضاعفة تحدث كل عام ، ولكن بحلول عام 1975 ، كان مور يقوم بتحديث توقعاته لمضاعفة كل عامين ، والتي كانت بشكل عام علامة صانعي الرقائق التي كانت تسعى جاهدة منذ ذلك الحين.

في يوم المستثمر في إنتل الشهر الماضي ، أظهر بيل هولت ، نائب الرئيس التنفيذي والمدير العام لمجموعة التكنولوجيا والتصنيع ، مرة أخرى شرائح تشير إلى أن عدد الترانزستورات "الطبيعية" في كل منطقة كان مستمر في الانخفاض بوتيرة أفضل من الضعف ، على الرغم من الإشارة إلى أن تكلفة الإنتاج كانت تزيد بشكل أسرع من المتوقع. وقال إن النتيجة هي أن التكلفة لكل ترانزستور ظلت في طريقها.

لكن للمرة الأولى أستطيع أن أتذكر ، أكد أن الأنواع المختلفة من الترانزستورات داخل الشريحة تتطلب كميات مختلفة من المساحة على الشريحة ، حيث تكون خلايا ذاكرة SRAM أكثر كثافة بثلاث مرات من الخلايا المنطقية. لقد استخدم هذا التأكيد لصرف أسئلة حول متوسط ​​كثافة الترانزستور مقارنة بشرائح Apple A9 المقدمة من Samsung أو TSMC.

لإلقاء نظرة فاحصة ، نظرت أنا وزميلي جون موريس في إحصائيات Intel المنشورة على رقائقها منذ عام 1999 ، من Pentium III (المعروف باسم Coppermine) ، الذي تم إنتاجه في 180 نانومتر ، وحتى رقائق برودويل كور في العام الماضي ، وهي الأولى من نوعها. مع تقنية 14nm.

أولاً ، نظرنا إلى Gate Pitch Scaling - المسافة الدنيا بين البوابات التي تشكل الترانزستور. التدريج التقليدي قد يوحي بأن هذا يتناقص بنسبة 70 في المائة لكل جيل للحصول على التحجيم الإجمالي البالغ 50 في المائة. في هذا الإجراء ، من الواضح أنه مع استمرار التوسع ، فإننا لا نشهد تخفيضًا كبيرًا كما نتوقع.

لكن التقنيات الأخرى التي يستخدمها صانعو الرقاقات تغير ذلك قليلاً. بالنظر إلى خلايا ذاكرة SRAM ، الجزء الأكثر كثافة والأكثر أساسية من الشريحة ، يمكننا أن نرى أنه حتى وقت قريب كان هذا يوفر لنا تخفيضًا بنسبة 50 في المائة لكل جيل من العمليات ، على الرغم من أنه يبدو أنه ينزلق.

في السنوات الأخيرة ، أكدت إنتل أيضًا توسيع نطاق المنطقة المنطقية ، وهو نتج خطوة الملعب والحد الأدنى من الوصلات المعدنية التي تربط الإشارات حول تلك الرقاقة وتوصيلها بالعالم الخارجي. هذا أمر منطقي لأنه إذا كان حجم الترانزستورات المنطقية ، ولكن الترابطات لم تصبح أصغر ، فلن ينخفض ​​الحجم الكلي للرقاقة وتكلفتها. على سبيل المثال ، تستخدم عملية 16FM FinFET الخاصة بـ TSMC نفس العملية المعدنية الخلفية مثل رقاقة مستو 20nm ، لذلك فهي تقدم القليل في طريقة الانكماش (على الرغم من أنها أسرع وتستخدم طاقة أقل). فيما يتعلق بتوسيع نطاق المنطقة المنطقية ، يبدو أن إنتل في الهدف في الأجيال الأخيرة.

هناك العديد من الطرق للنظر إلى الاتجاهات ، والأمر الذي يبدو واضحًا هو أن الأمر يستغرق الآن وقتًا أطول للوصول إلى العقدة التالية عما كانت عليه في العشرين عامًا الماضية. بدلاً من عامين بين العقدتين ، بالنسبة للعقد 14nm والعقدة 10nm القادمة ، ستكون في الواقع أقرب إلى 2.5 عامًا ، حيث من المقرر وصول رقائق 10nm في النصف الثاني من عام 2017.

تشير إنتل إلى أنه على المدى الطويل - العودة إلى المعالج الدقيق الأول ، 4004 - كان الوقت بين الأجيال الجديدة من تكنولوجيا الرقائق مرنًا إلى حد ما.

تستخدم Intel هذه الشريحة (التي أظهرها زميل Intel Mark Bohr عدة مرات) للإشارة إلى إيقاع قانون مور ، من المعالج الدقيق الأول ، Intel 4004 ، الذي استخدم 2300 الترانزستورات في عملية 10 ميكرون في عام 1971 ، إلى عملية اليوم 14 نانومتر. عند النظر إلى هذا المخطط ، تقول إنتل إن متوسط ​​الإيقاع كان عقدة جديدة كل 2.3 سنة. في وجهة النظر هذه ، فإن سرعة 2.5 عام لـ 14 نانومتر و 10 نانومتر ليست كلها مهمة. أنا أنظر إليها وأرى تسارعًا في قانون مور من عام 1995 إلى عام 2012 تقريبًا ، عندما بدأت أول 22nm Ivy Bridge في الظهور. الآن يبدو أن الإيقاع يتباطأ مرة أخرى.

(لاحظ أن Intel توقفت عن إعطاء معلومات حول حجم القالب والترانزستور من خلال الجيل 14 نانومتر ، معتبرةً عن مشكلات تنافسية ، وبالتالي فإن أحدث الأرقام التي لدينا عن رباعي النوى تأتي من 22 نانومتر هاسويل ، التي كان لديها 1.4 مليار ترانزستور في نفق 177 مم ²).

فهل قانون مور يتباطأ؟ ذلك يعتمد على كيفية نظرتك إليه. من الواضح بالتأكيد أنه في بعض التدابير ، يبدو أن الوتيرة قد تباطأت ، وأن التحديات التي تواجه صانعي الرقائق تزداد صعوبة مع كل جيل. اليوم فقط أربع شركات - Intel و GlobalFoundries و Samsung و TSMC - تدعي أن لديها 14 أو 16nm عمليات. يعد إنشاء شريحة جديدة على إحدى هذه العمليات الجديدة أكثر تكلفة من أي وقت مضى. ولكن هناك ما يكفي من الأسباب والحافز الكافي لتوقع أننا سنشاهد رقائق 10nm حوالي عام 2017 ، وأن رقائق 7nm و 5nm و 3nm ستتبع ذلك.