إنتل ترى الطريق لتمديد قانون مور إلى 7 نانومتر

في الوقت الذي قدمت فيه تفاصيل قليلة عن خطط الإنتاج المستقبلية ، استخدمت إنتل اجتماع المستثمرين الأسبوع الماضي لإعادة التأكيد على مدى أهمية نظرتها إلى قانون مور ، البيان الصادر عن المؤسس المشارك غوردون مور بأن كثافة الرقاقات ستتضاعف كل عامين. تحدثت الشركة عن كيف أظهرت عملية إنتاجها التي تبلغ مساحتها 14 مليونًا ، والتي تُستخدم حاليًا في Core M وخطوط Broadwell الأوسع المقبلة ، زيادة حجم الجيل بأكمله وقالت إنها تتوقع زيادة مماثلة في العقدتين 10 و 7 nm المستقبلية ، على الرغم من زيادة النفقات الرأسمالية اللازمة في كل عقدة.

بدأ الرئيس التنفيذي بريان كرزانيتش الاجتماع بالتحدث عن كيفية بلوغ قانون مور الذكرى السنوية الخمسين له في العام المقبل وقال إنه لا يزال يمثل إحدى الضرورات الإستراتيجية الرئيسية للشركة. وقال "إن مهمتنا هي أن نجعلها مستمرة لأطول فترة ممكنة".

لكن الأمر يرجع في معظمه إلى بيل هولت (أعلاه) ، المدير العام لمجموعة التكنولوجيا والإدارة ، لشرح كيفية وصول الشركة إلى هناك.

أشار هولت إلى المشكلات التي واجهتها إنتل في تكثيف تقنية 14nm ، مشيرًا إلى أن الأمر استغرق أكثر من 2.5 عام حتى تحقق عملية 14nm عائدًا جيدًا ، بدلاً من الإيقاع المعتاد لمدة عامين. حاليًا ، لا يزال عائد الـ 14 مليونًا غير جيد كما تحصل عليه الشركة في 22nm ، لكنه "في نطاق صحي" وبدأ يتلاقى مع العملية السابقة ، والتي قال إنها كانت أعلى عملية إنتاجية على الإطلاق من Intel. وقال إنه نتيجة لذلك ، فإن تكاليف تصنيع هذه الأجزاء أعلى قليلاً في الربع الرابع ، مما سيؤثر على الهوامش في أوائل العام المقبل ، لكنه توقع أن يتغير هذا في وقت لاحق من عام 2015. "لا يزال تخفيض التكلفة الحقيقي ممكنًا في بيئة كثيفة رأس المال قال هولت.

بعد بعض العروض التقديمية التي رأيتها في منتدى Intel Developer قبل بضعة أشهر ، أوضح هولت السبب في أن العقدة 14nm كانت تقلصًا حقيقيًا ، على الرغم من موافقته على أن التسمية 14nm لا معنى لها بشكل أساسي. وقال "لا يوجد شيء 14 في ذلك."

ولكن بالمقارنة مع سابقتها التي تبلغ 22 مليون هاسويل ، فقد تم تقليل الملعب بين الزعانف في تصميم FinFET إلى 0.70x (وهو ما لاحظه أنه الهدف ، لأن تخفيض 30 بالمائة في كل بعد من شأنه أن يؤدي إلى النصف الكامل لمنطقة يموت ، على افتراض أنه كان لديه نفس العدد من الترانزستورات) ، ولكن أن الملعب بوابة تقلصت فقط إلى 0.78x. لكنه أشار إلى أن درجة الربط البيني زادت إلى أبعد من المعتاد إلى 0.65x (من 80 نانومتر إلى 52 نانومتر) ، والجمع يجعل الرقاقة الكاملة قريبة من أصغر بنسبة 50٪ (جميع الأشياء الأخرى متساوية). وأشار إلى أن هذا يختلف في أجزاء مختلفة من الشريحة ، مع توسيع نطاق SRAM بمقدار 0.54x ، لكن الروابط البينية والرسومات تظهر المزيد من التوسع.

لإنجاز هذا العمل ، قامت Intel بإنشاء ترانزيستورات من زعانف أقل وأضيق وأطول لإنشاء الترانزستورات. بعبارة أخرى ، لم يقتصر الأمر على تقريب الزعانف ، بل أصبحت الآن أطول.

تتضمن التغييرات الأخرى في هذا الإصدار الاستخدام الأول لشركة Intel للفجوات الهوائية "المتعمدة" بين المكونات ، مما يتيح أداء أفضل للتوصيل البيني.

وبمقارنة شريحة برودويل 14nm بإصدار هاسويل 22nm ، قال هولت إن الرقاقة الجديدة بها 35 في المائة من الترانزستورات - 1.3 مليار - ولكنها أصغر بنسبة 37 في المائة ، لذلك تظهر زيادة قدرها 2.2x في كثافة الترانزستور مع توجه الترانزستورات الإضافية نحو أشياء مثل المحسنة أداء الرسومات.

وقال إنه عمومًا ، يتعين عليك "زيادة الحجم" لتقليل التكاليف - وهو مجال قال هولت إنه يعتقد أن إنتل تتقدم فيه على منافسين مثل Samsung و Taiwan Semiconductor Manufacturing Corp. (TSMC). وقال إن التكلفة لكل ترانزستور ما زالت تنخفض ، بل إنها أقل قليلاً من خط الاتجاه التاريخي عند 14 نانومتر ، وتوقع أن تظل أقل من الخط عند 10 نانومتر و 7 نانومتر. وقال إن العقد الجديدة ستوفر ليس فقط التكلفة ولكن أيضًا تحسينات في الأداء. على الأقل حتى الساعة السابعة صباحًا ، قال: "يمكننا مواصلة تقديم وعود قانون مور".

في عرض تقديمي آخر ، أوضح المدير المالي ستايسي سميث التكلفة العالية للوصول إلى كل عقدة جديدة ، موضحًا النفقات الرأسمالية النسبية اللازمة لإنتاج كل عقدة. وقال إن الوضع أصبح أكثر صعوبة وأكثر كثافة في رأس المال.

وأشار إلى أن هناك "زيادة" في التكاليف التي تبدأ من 22nm ، بسبب الحاجة إلى أنماط متعددة (الحاجة إلى استخدام الطباعة الحجرية عدة مرات على طبقات معينة من الموت) ، لكنه قال إن عدد مرات بدء الويفر قد انخفض منذ العقدة 32nm لأن متوسط ​​حجم المتوسط ​​المرجح الآن أصغر. إجمالاً ، على الرغم من أن العقدة 14 نانومتر تزيد رأس المال بحوالي 30 بالمائة عن الجيل السابق ، إلا أن الرقاقة الأساسية أصغر بنسبة 37 بالمائة.

في المجموع ، ستنفق Intel حوالي 11 مليار دولار في النفقات الرأسمالية في عام 2014 مع خطط لإنفاق حوالي 10.5 مليار دولار في عام 2015. وحوالي 7.3 مليار دولار من نفقات عام 2014 مخصصة لبناء القدرات التصنيعية ، بينما يذهب الباقي إلى البحث والتطوير للعقد المستقبلية ول تطوير رقائق بحجم 450 مم ونفقات الشركات النموذجية مثل المباني المكتبية وأجهزة الكمبيوتر.

وقال إن النفقات باهظة للغاية ، وهذا جزئيًا لهذا السبب يوجد الآن أربع شركات فقط في العالم تقوم بتصنيع منطق رائد: Intel و Global Foundries و Samsung و TSMC.

في الأسئلة التي تلت عروضهم التقديمية ، كان المسؤولون التنفيذيون في إنتل حريصين على عدم إعطاء الكثير من المعلومات. وردا على سؤال حول التكاليف وإمكانية التحول إلى الطباعة الحجرية للوحدات الأوروبية ، قال هولت إن مخطط التكلفة "غامض عمدا" لأنهم لا يعرفون إلى أي مدى تقل التكلفة التاريخية لكل خط ترانزستور عن العقد التالية. قال إنه يعتقد أنهم يستطيعون الوصول إلى ما دون الخط الأمامي ، "لكنني لا أريد ذلك".

وقال كرزانيش إن الشركة تعتقد أنها أشارت إلى نواياها الكثيرة للصناعة حول خططها التي تبلغ قيمتها 14 مليونًا ، وبالتالي "سنكون أكثر حكمة قليلاً في نشر المعلومات" حول نقاط التصنيع الجديدة. إنه لن يلتزم بإيقاع الشركة المألوف "Tick / Tock" لإطلاق عقدة عملية جديدة لمدة عام وبنية جديدة في العام التالي ، على الرغم من أن سميث قال إن الشركة تتوقع أن تكون في "إيقاع طبيعي إلى حد ما" و "ستتحدث عن 10 نانومتر في 12 أو 18 شهرا القادمة عند الاقتضاء."

3D NAND والطريق إلى SSDs 10TB

في مجال آخر من مجالات التكنولوجيا ، ناقش روب كروك ، المدير العام لمجموعة حلول الذاكرة غير المتطايرة من Intel (أعلاه) ، تقنية ثلاثية الأبعاد جديدة في صنع رقائق NAND المحمولة المستخدمة في محركات أقراص الحالة الصلبة والأجهزة المماثلة. اقترح أن أجهزة الحالة الصلبة "فقط في بداية منحنى التبني" وقال إن البيانات تريد أن تكون أقرب إلى وحدة المعالجة المركزية مع اقتصادات فقط تفصلها.

وأشار إلى أن إنتل قد صنعت أول محرك أقراص صلبة (SSD) - طراز 12 ميغا بايت - في عام 1992 وقال إن التكنولوجيا الحالية أصبحت أكثر كثافة بمقدار 200000 مرة اليوم. تقنية Intel الحالية - المطورة في مشروع مشترك مع Micron - خلقت شريحة ذاكرة NAND بسعة 256 جيجابت باستخدام تقنية ثلاثية الأبعاد. في هذه التقنية ، يتم الاحتفاظ بالذاكرة في مكعبات من الترانزستورات بدلاً من تصميم "رقعة الشطرنج" التقليدية ، وتشمل 32 طبقة من المواد مع حوالي 4 مليارات ثقب لتخزين البتات. وقال إنه نتيجة لذلك ، يمكنك إنشاء 1 تيرابايت من سعة التخزين في حوالي 2 مم وأكثر من 10 تيرابايت في عامل شكل SSD تقليدي.

بالإضافة إلى الحجم الصغير ، قال كروك إن محركات أقراص الحالة الصلبة تقدم تحسينات هائلة في الأداء ، قائلة إن تخزين NAND بحجم 4 بوصات يمكن أن يوفر 11 مليون IOPS (عمليات الإدخال / الإخراج في الثانية) ، الأمر الذي سيتطلب خلاف ذلك 500 قدم من محرك الأقراص الصلبة التقليدي. (أشار إلى أنه بينما تستمر محركات الأقراص الصلبة في زيادة كثافتها ، إلا أنها لم تكتسب السرعة فعليًا).