فيديو: Intel 14nm Microarchitecture (سبتمبر 2024)
في منتدى إنتل للمطورين الأسبوع الماضي ، كشف عدد من مهندسي إنتل عن العديد من التفاصيل التقنية حول معالج Core M ، والهندسة المعمارية الكلية في برودويل ، وعملية 14nm التي تقوم عليها.
شرح المهندس الكبير والمدير الرئيسي لوحدة المعالجة المركزية ، سرينيفاس تشينوباتي ، كيف أن برودويل هو "علامة" في إيقاع "علامة / توك" من إنتل (بمعنى أنها في المقام الأول عملية تتقلص إلى 14 نانو متر) ، تم تمديد العمارة الدقيقة في برودويل من هندسة هاسويل المستخدمة في المنتجات الحالية 22nm. على الرغم من أن معظم العرض التقديمي كان على إصدار Core M منخفض الطاقة والموجود على الأجهزة اللوحية و 2 في 1 وأجهزة ultrabooks بدون مروحة ، فقد أشار إلى أن هذه البنية بحاجة إلى دعم مجموعة واسعة من المنتجات بدءًا من الأجهزة اللوحية وحتى خوادم Xeon.
بشكل عام ، قال إنه تم تصميم العمارة بأكملها لتحسين إدارة الطاقة والحرارية الديناميكية ، مع تقليل الطاقة الخاملة للنظام (SoC) ومدى تشغيل ديناميكي متزايد ، مما يسمح لها بالعمل في نطاق أوسع من الطاقة. وهذا هو السبب في أن إصدار Core M ، الذي يصل إلى معدل طاقة إجمالي يبلغ 4.5 واط فقط ، يعمل في أنظمة بدون مروحة.
يعزى جزء من ذلك إلى تحسين إدارة الطاقة داخل النواة نفسها ، كما هو الحال في الطريقة التي يمكن أن تتكيف بها مع حالات الطاقة المختلفة بحيث لا يزال بإمكانها الحصول على "تعزيز تيربو" عند الضرورة دون زيادة درجة حرارة المعالج وتمتع بجهد مدمج بالكامل منظم (FIVR) يهدف إلى تغيير الجهد بطريقة تراقب ذروة الطلب ويعطي أداء محسنا في القوة الكهربائية المنخفضة. كما أنه يوفر مراقبة أفضل للحل بالكامل ، بما في ذلك لوحة التحكم المنفصلة للمنصة (PCH) أو مجموعة الشرائح ، بحيث يتمكن PCH بدوره من توفير الطاقة للميزات المتصلة ، مما يسمح بالارتباطات في حالات الطاقة المنخفضة لأشياء مثل محركات أقراص SATA و PCI Express و USB. ولديه إدارة نشطة لدرجة حرارة الجلد ، لذلك يمكن للرقاقة نفسها مراقبة درجة حرارتها وضبط استخدام الطاقة وفقًا لذلك.
يمكن أن تحصل البنية المصغرة نفسها على أداء أكثر من الجيل السابق من Haswell بنفس التردد ، نظرًا لميزات مثل برنامج جدولة أكبر خارج الترتيب وتنبؤ محسّن للعناوين وتحسين حساب المتجهات والنقطة العائمة.
بشكل عام ، على حد قوله ، في حين أن الإرشادات ذات الخيوط المفردة في كل دورة كانت أعلى قليلاً في هذا الجيل ، كل هذا يضيف إلى حد أن الأداء المفرد للخيوط على مدى السنوات السبع الماضية ارتفع بنسبة 50 ٪ بنفس السرعة.
تتضمن التغييرات الأخرى إرشادات جديدة للتشفير والأمان ، ومراقبة أفضل ، وبعض التحسينات على ملحقات ذاكرة المعاملات (المعروفة باسم TSX أو ملحقات المزامنة المعاملات) والأوامر الافتراضية (VT-x) التي كانت في الجيل السابق.
تُعرف شرائح PCH المصاحبة لـ Core M باسم PCH-LP ويتم إنتاجها فعليًا في عملية 22nm. تم تصميم هذا لاستخدام طاقة أقل بنحو 25 ٪ عند الخمول ولتقليل الطاقة النشطة بنحو 20 ٪. كما يتضمن تحسينات في الصوت وتخزين PCI Express.
بشكل عام ، قال إن التغييرات تتيح ضعف القدرة في خفض الطاقة مما تتوقعه من القياس التقليدي للعملية ، إلى جانب تحسين إرشادات الخيط المفرد لكل ساعة وأداء المتجه.
تم تطبيق تحسينات مماثلة على الرسومات أيضًا ، وفقًا لما قاله المهندس الرئيسي ومهندس الرسومات أديتيا سرينيفاس. هنا مرة أخرى ، كان الهدف تحسينات الأداء / واط مثل خصائص ديناميكية أفضل للطاقة والتسرب ، لتحسين تشغيل الجهد المنخفض ؛ والتحسينات المعمارية الصغيرة للحد من الطاقة الديناميكية. وأشار إلى أن هذا مصمم للعمل في 6 و 10 واط أيضًا ، وربما يشير إلى إصدارات جديدة قادمة.
تشبه بنية الرسومات الفعلية نفسها الإصدار السابق ، لكن نسخة GT2 المستخدمة في تطبيق Core M قد زادت من 20 إلى 24 وحدة تنفيذ ، منظمة على هيئة ثلاثة "أقسام فرعية" ، ولكل منها 8 أوروبيات. (في حديث آخر ، قدم مهندس Intel يركز على بنية الحوسبة أمثلة على نسخ من الرسومات مع 12 و 48 EU ، مما يشير إلى الإصدارات المستقبلية.)
أحد الاختلافات المهمة هو أن هذا الإصدار يدعم Direct X 11.2 وهو جاهز DX12 ويدعم Open GL 4.3 و Open CL 2.0. يجب أن يعني هذا أنه يجب تشغيل جميع الألعاب والتطبيقات تقريبًا مع الرسومات هنا ، ولكن ليس بالضرورة بنفس السرعة التي تراها على شريحة رسومات منفصلة. ولكن هذه التغييرات بالكامل قد تؤدي إلى تحسن بنسبة 40٪ في أداء الرسومات في بعض الحالات ، مقارنة بسلسلة Haswell-Y السابقة.
تغيير كبير آخر هو دعم الذاكرة الظاهرية المشتركة (SVM) تحت OpenCL ، مما يسمح باستخدام كل من مكونات وحدة المعالجة المركزية GPU لحساب. يبدو أن هذا هو نفس مفهوم بنية النظام غير المتجانسة (HSA) ، كما دفعت AMD وغيرها.
يحتوي الهيكل الجديد أيضًا على بعض التحسينات في وظائف الوسائط ، وفقًا لما ذكره زميل Intel وكبير مهندسي الوسائط Hong Jiang. وقال إن الشريحة تسمح لأشياء مثل إنتل كويك سينك لتحويل الفيديو والفيديو بأن تكون أسرع بـ 2x من الإصدار السابق ، مع تحسين الجودة. بالإضافة إلى ذلك ، يتوفر الآن دعم فك تشفير VP8 وكذلك AVC و VC-1 و MPEG2 و MVC للفيديو ؛ فك تشفير JPEG و Motion JPEG لعقد مؤتمرات الفيديو والتصوير الرقمي ؛ و GPU-HEELC المعجل بفك التشفير والترميز حتى 4K 30fps. بالإضافة إلى السماح بالفيديو 4K ، يجب أن تسمح هذه التغييرات بتشغيل الفيديو عالي الدقة Full 25٪.
14nm عملية التقنية
على الرغم من أن Intel قدمت الكثير من المعلومات حول تقنية معالجة 14nm في وقت سابق ، إلا أن مارك بور ، زميل أقدم في Intel ، Logic Technology Development ، تابع العملية الجديدة وتبادل المزيد من المعلومات.
وقال "على الأقل بالنسبة لشركة إنتل ، يستمر قانون مور" ، موضحا شريحة تشير إلى أن إنتل كانت تقوم بتوسعة نطاق متوسط قدره 0.7 مرة من الترانزستورات في كل جيل لسنوات ، وأنها تواصل القيام بذلك. (لاحظ أنه إذا كان المقياس في كلا البعدين ، فستحصل على ترانزستور جديد يبلغ حجمه حوالي 50٪ من حجم الجيل السابق ، وهو ما يتوقعه قانون مور تقنيًا.)
تحدث عن كيف كان هذا الجيل الثاني من إنتل في ترانزستوراتها "Tri-Gate" ، بعد مقدمة 22nm (تستخدم Intel مصطلح "Tri-Gate" لتغطية الترانزستورات حيث يتم رفع القناة فوق الركيزة ، مثل الزعنفة ، والتحكم يختتم كل الجوانب الثلاثة ، وهو الهيكل الذي تشير إليه معظم الصناعة باسم الترانزستورات "FinFET"). وأشار إلى أن المسافة بين الزعانف تقلصت من 60nm إلى 42nm في الانتقال إلى العملية الجديدة ؛ ارتفاع الزعانف في الواقع ارتفع من 34nm إلى 42nm. (في الشريحة أعلاه ، يكون "العزل الكهربائي العالي k" باللون الأصفر ؛ القطب البوابة المعدنية باللون الأزرق ، باستخدام تصميم البوابة المعدنية العالية k / التي تستخدمها Intel منذ عقدتها 45nm.)
على الجيل 14 نانومتر ، قال إن أصغر أبعاد حرجة هو عرض زعنفة تراي جيت ، التي كانت حوالي 8 نانومتر ، في حين تراوحت الأبعاد الحرجة الأخرى بين 10 نانومتر و 42 نانومتر (للمسافة بين وسط الملعب الزعنفة إلى المركز من الملعب الزعنفة القادمة). وأشار إلى أن الترانزستورات غالباً ما تكون مصنوعة من زعانف متعددة ، وتقليل عدد الزعانف في الترانزستور يؤدي إلى تحسين الكثافة والسعة المنخفضة.
وقال إنه في هذا الجيل ، انخفض مستوى الزعنفة بمقدار 0.7x (من 60 إلى 42 نانومتر) ، ونقطة البوابة بمقدار.87x (من 90 إلى 70 نانومتر) ونقطة التوصيل البيني بمقدار.65x (من 80 إلى 52 نانومتر) ، المتوسط الكلي حول المتوسط التاريخي.7x. وقال إن هناك طريقة أخرى للنظر في الأمر وهي مضاعفة بوابة البوابة والملعب المعدني ، وهناك قال إن شركة إنتل كانت عند 0.53 لتحجيم المنطقة المنطقية ، والتي قال إنها أفضل من المعتاد. (جانباً ، كنت مهتمًا أيضًا بأن شرائح Bohr أظهرت أن المعالج Core M مزود بـ 1.9 مليار ترانزستور بحجمه 82 مم 2 ، مقارنةً بـ 1.3 مليار رسم تخطيطي رسمي ؛ وقد أقرت Intel PR بالخطأ ، وقالت إن 1.3 مليار الرقم الصحيح.)
عند النظر في التكلفة لكل ترانزستور ، وافق بوهر على أن تكلفة رقاقة السيليكون التي يتم إنتاجها تتزايد بسبب خطوات التقنيع الإضافية - مع بعض الطبقات التي تتطلب الآن نقش مزدوج وحتى ثلاثي. لكنه قال إنه بما أن العقدة 14nm تحقق أفضل من قياس المساحة الطبيعية ، فإنها تحتفظ بالتكلفة الطبيعية لكل تخفيض ترانزستور.
في الواقع ، لقد أظهر مخططات توضح أن Intel تتوقع استمرار هذه التخفيضات في المستقبل. واستمر في القول إن التغييرات تؤدي أيضًا إلى انخفاض التسرب والأداء العالي وبالتالي تحسين الأداء لكل واط ، والذي قال إنه يتحسن بمعدل 1.6X لكل جيل.
وأشار إلى أنه أثناء الانتقال من Haswell-Y إلى Core M ، كان من الممكن أن يكون لدى شركة Intel حجم 0.51x من حجم الشريحة السابقة لو كانت محايدة من حيث الميزات ؛ وقال إنه مع الميزات الإضافية المصممة في ذلك ، حقق Core M تحجيمًا في منطقة القوالب يبلغ 0.63x.
وقال بور إن 14nm الآن في حجم الإنتاج في ولاية أوريغون وأريزونا وسيبدأ في أيرلندا مطلع العام المقبل. وقال أيضًا إنه بينما اعتادت شركة Intel على إصدارين من الترانزستورات - أنظمة تسرب عالية الجهد ومنخفضة جدًا - إلا أنها تتمتع الآن بطيف من الميزات بدءًا من الطاقة العالية إلى الطرف الأدنى بكثير باستخدام ترانزيستورات مختلفة ، ومكدسات ربط بيني ، وما إلى ذلك.
يبدو أن الكثير من هذا جزء من دفع إنتل إلى مساحة المسبك ، حيث يصنع رقائق للشركات الأخرى. في الواقع ، قدم Sunit Rikhi ، المدير العام لشركة السباكة ، Bohr وألقى حديثه في وقت لاحق عرض كل الخيارات التي تقدمها Intel. (على الرغم من أن Intel لديها تقنية متقدمة ، إلا أنها ليست لديها خبرة في إنتاج رقائق منخفضة الطاقة يتمتع بها المنافسون مثل TSMC و Samsung. لذا فهي تؤكد على ريادتها في تصنيع 14nm.)
يأتي التالي في 10nm ، مع Bohr يقول أن الآن في "مرحلة التطوير الكامل" ، وأن "وظيفته اليومية" كانت تعمل على عملية 7nm.
قال إنه مهتم جدًا بـ EUV (الطباعة الحجرية فوق البنفسجية المتطرفة) لإمكاناته في تحسين القياس وتبسيط تدفق العملية ، لكنه قال إنها ليست جاهزة من حيث الموثوقية والتصنيع. وقال إنه لا تستخدم العقدتان 14 نانومتر ولا 10 نانومتر تلك التكنولوجيا ، رغم أنه كان يرغب في ذلك. وقال إن إنتل "لم تراهن" على 7 نانومتر ويمكن أن تصنع الرقائق في تلك العقدة بدونها ، رغم أنه قال إن ذلك سيكون أفضل وأسهل مع EUV.
وقال بوهر إن الانتقال إلى رقائق بسعة 450 ملم ، من 300 ملم القياسية التي تستخدمها الصناعة بأكملها الآن ، سيساعد في تقليل تكلفة الترانزستورات. ومع ذلك ، قال إن إنشاء مجموعة أدوات كاملة وفاب جديدة بالكامل يتطلب الكثير من التطوير وسيعتمد على العديد من الشركات الكبيرة التي تتعاون لإنجاز كل هذا. وقال إن الصناعة لم تتفق تمامًا على الوقت المناسب لذلك ، لذا فبعد عدة سنوات.
بشكل عام ، قال إنه لا يرى النهاية في التوسع بعد ، وأشار إلى أن الباحثين في شركة إنتل كانوا يبحثون عن حلول مختلفة في الترانزستورات والنمذجة والربط البيني والذاكرة. وقال إن هناك عددًا من الأوراق الفنية المثيرة للاهتمام مؤخرًا حول أشياء مثل أجهزة III-V (باستخدام مواد أشباه الموصلات المختلفة) و T-FETs (ترنزستورات تأثير الحقل النفق) ، وكان هناك "شيء مثير للاهتمام دائمًا" قادم.
