أوراكل ، نفيديا ، الذراع تسليط الضوء على رقائق الساخنة

على الرغم من أن الكثير من الإثارة في الرقائق جاءت الأسبوع الماضي من إعلان برودويل من إنتل ، فقد كان هناك عدد من الرقائق الأخرى التي تمت مناقشتها بالتفصيل في مؤتمر Hot Chips السنوي ، والذي يميل إلى التركيز في الغالب على الرقائق المصممة للخوادم ومراكز البيانات.

يُعرف المعرض بالرقائق المتطورة ، حيث يناقش كل من Intel و Oracle و IBM جميع مداخلهم الأخيرة ، لكن Sparc M7 فقط من Oracle كان جديدًا بالفعل. بدلاً من ذلك ، انتهى الجزء الأكبر من العرض بالتركيز على المنتجات المعتمدة على ARM ، بما في ذلك التفاصيل الأولى لإصدار "Denver" القادم من نفيديا 64 بت من معالج Tegra K1

تهدف Oracle و Intel و IBM إلى زيادة عدد رقائق الخادم

من بين الرقائق المتطورة ، جاءت الأخبار الأكثر إثارة للإعجاب من Oracle ، والتي ناقشت الجيل التالي من معالج SPARC ، المعروف باسم M7. ستحتوي هذه الرقاقة على 32 محورًا SPARC (لكل منها ما يصل إلى ثمانية مؤشرات ترابط ديناميكية) وذاكرة تخزين مؤقت سعة 64 ميجابايت و 8 وحدات تحكم ذاكرة DDR4 (تصل سعتها إلى 2 تيرابايت لكل معالج و 160 جيجابايت في الثانية من عرض نطاق الذاكرة مع توصيل DDR4-2133) شبكة على رقاقة.

يتم تنظيم الشريحة في ثماني مجموعات مع أربعة نوى لكل منها ذاكرة تخزين مؤقت L2 مشتركة وذاكرة تخزين مؤقت مقسمة إلى 8 ميجابايت مع أكثر من 192 جيجابايت في الثانية من النطاق الترددي بين مجموعة أساسية وذاكرة L3 المحلية. بالمقارنة مع M6 (شريحة 28nm مع 12 SPARC S3 من النوى بتردد 3.6 جيجاهرتز) ، يوفر M7 أداءً أفضل بمعدل 3 إلى 3.5 أضعاف على عرض النطاق الترددي للذاكرة ، وإنتاجية عدد صحيح ، وأنظمة OLTP ، و Java ، وأنظمة تخطيط موارد المؤسسات ، وإنتاجية الفاصلة العائمة. وقال ستيفن فيليبس ، المدير الأول لشركة أوراكل في SPARC Architecture ، إن الهدف هو زيادة الأداء الوظيفي بدلاً من المكاسب الإضافية.

يمكن أن يصل حجم M7 إلى 8 مآخذ خالية من الغراء (ما يصل إلى 256 مركزًا ، و 2000 مؤشر ترابط ، و 16 تيرابايت من الذاكرة) ، مع محول ASIC لإدارة حركة المرور بينها في تكوين SMP ، حتى 32 معالجًا ، بحيث يمكن أن ينتهي بك الأمر مع نظام يحتوي على 1،024 مركزًا و 8119 مؤشر ترابط وما يصل إلى 64 تيرابايت من الذاكرة. مبهر للغايه. قالت أوراكل إنها تقدم أداءً أفضل بمعدل يتراوح بين 3 و 3.5 مرات في مجموعة متنوعة من الاختبارات ، مقارنةً بأداء SPARC M6 العام الماضي. وقالت الشركة إنه سيتم تحسين هذا الأمر لمجموعة برامج أوراكل الخاصة ، والتي يتم تصنيعها على أساس 20nm ، ومتاحة في الأنظمة في وقت ما من العام المقبل.

كما قدمت IBM المزيد من التفاصيل حول خط Power8 ، الذي أعلنته في معرض العام الماضي. يحتوي هذا الإصدار من الشريحة على 12 مركزًا ، ولكل منها ما يصل إلى ثمانية مؤشرات ترابط مع ذاكرة تخزين مؤقت (SRAM) من المستوى 2 بسعة 512 كيلوبايت لكل نواة (إجمالي 6 ميجابايت من L2) و 96 ميجابايت من ذاكرة الوصول العشوائي المدمجة المدمجة كذاكرة تخزين مؤقت من المستوى 3. تم تصنيع هذه الرقاقة الضخمة ، التي تبلغ مساحتها 650 مليمتراً مربعة مع 4.2 مليار ترانزستور ، وفقًا لعملية IBM التي تبلغ 22nm وبدأت الشحن في يونيو ، وفقًا لشركة IBM.

قبل بضعة أشهر ، أعلنت شركة IBM إصدارًا بستة مراكز بقياس 362 مم ². كان حديث هذا العام حول كيفية قيام IBM بدمج اثنين من الإصدارات الستة النواة في حزمة واحدة مع 48 ممرًا من PCIe Gen 3. وقالت IBM إن إصدارًا ثنائي المقبس مع إجمالي 24 مركزًا و 192 مؤشر ترابط سيتفوق على معالجين خادم زيون اللبلاب جسر مع 24 النوى (مع 48 المواضيع). تبيع IBM Power في الغالب في الأسواق عالية الأداء والمتخصصة ، لذلك لن يقارن معظم الناس الاثنين ، لكنه مثير للاهتمام. في محاولة لجعل هندسة Power أكثر انتشارًا ، أعلنت IBM العام الماضي عن كونسورتيوم Open Power Consortium ، وفي هذا العام ، أعلنت الشركة أن لديها مجموعة برمجيات مفتوحة المصدر كاملة للمنصة. لكن حتى الآن ، لم يعلن أي شخص آخر غير IBM عن خادم يقوم على النظام الأساسي.

تحدثت Intel عن "Ivytown" ، إصدار خادم Ivy Bridge ، والذي يتضمن إصدارات Xeon E5 التي تم طرحها قبل عام ، و Xeon E7 الذي تم تقديمه في فبراير. ركز حديث هذا العام على كيف أن شركة Intel لديها الآن بنية واحدة يمكنها تغطية كلا السوقين ، مع رقائق تسمح بما يصل إلى 15 مركزًا ، وحدتي تحكم في الذاكرة DDR3 ، وثلاثة ارتباطات QPI ، و 40 مسار PCI Gen 3 ، وهي مرتبة في أرضية معيارية خطة يمكن تحويلها إلى ثلاثة قوالب مختلفة ، تم تصميم كل منها لمقابس مختلفة ، بما مجموعه أكثر من 75 نوعًا مختلفًا. يمكن استخدام هذا في خوادم ثنائية ، أربعة ، وثمانية مآخذ دون توصيلات خاصة.

هذه الرقائق ، بالطبع ، تشكل الجزء الأكبر من مشتريات الخوادم هذه الأيام ، حيث أن Intel تستأثر بالغالبية العظمى من وحدات الخوادم. ولكن تمت تغطية الكثير من المعلومات مسبقًا في ISSCC ، ومن المتوقع على نطاق واسع أن تقدم Intel الإصدار التالي من عائلة E5 (E5-1600v3 و E5-2600 v3) قريبًا جدًا ، استنادًا إلى إصدار محدث باستخدام متغير من دعا العمارة Haswell Haswell-EP. (في الأسبوع الماضي ، أعلنت Dell عن محطات عمل جديدة تعتمد على هذه الشرائح الجديدة.)

ناقشت Intel أيضًا Atom C2000 ، والمعروفة باسم Avoton ، والتي دخلت مرحلة الإنتاج في أواخر عام 2013. وتستند جميع هذه الرقاقة ورقائق Ivy Bridge و Haswell إلى عملية 22nm من Intel.

نفيديا ، أيه إم دي ، والتطبيق الدقيق في الأسواق الجديدة ل ARM

ربما كانت أكبر مفاجأة في العرض هي التركيز على التكنولوجيا المعتمدة على ARM ، بما في ذلك الكلمات الأساسية من مكبرات الصوت ARM وتفاصيل Nvidia لإصدارها القادم "Denver" من معالج Tegra K1.

في كلمة رئيسية ، ناقش ARM CTO Mike Muller قيود الطاقة في كل شيء بدءًا من أجهزة الاستشعار وحتى الخوادم وركز على كيفية محاولة ARM للتوسع في المؤسسة. كما طرح مولر مفهوم استخدام رقائق الاستشعار ARM لإنترنت الأشياء ، وهو الموضوع الذي تردد صداها أيضا في كلمة رئيسية من روب تشاندوك من كوالكوم. ولكن لم تعلن أي شركة جديدة النوى أو المعالجات.

بدلاً من ذلك ، جاءت الأخبار الكبيرة على تلك الواجهة من Nvidia ، والتي قدمت الكثير من التفاصيل حول الإصدار الجديد من معالج K1 الخاص بها. عندما تم الإعلان عن مشروع الشركة في دنفر لأول مرة ، بدا الأمر كما لو كانت هذه الشريحة موجهة نحو سوق الحوسبة عالية الأداء ، ولكن يبدو الآن أن الشركة قد ركزت أكثر على أشياء مثل الأجهزة اللوحية وسوق السيارات. سوف Tegra K1 يأتي في نسختين. الأول ، الذي تم الإعلان عنه في وقت سابق من هذا العام وهو الآن يشحن في جهاز Shield tablet ، يحتوي على أربعة نوى ARM Cortex-A15 32 بت بالإضافة إلى "نواة مصاحبة" منخفضة الطاقة في التكوين 4 + 1 الذي دفعته نفيديا خط Tegra لعدة سنوات.

يختلف إصدار Denver تمامًا عن اثنين من النوى الجديدة ذات 64 بت والتي صممتها شركة Nvidia ، وتقوم الشركة بالفعل بترويج مكاسب الأداء التي تحصل عليها. النواة هي superscalar ذات السبعة اتجاهات (بمعنى أنه يمكنها تنفيذ ما يصل إلى سبع عمليات متناهية الصغر بشكل متزامن) ، وتحتوي على ذاكرة تخزين مؤقت لتعليمات L1 رباعية الاتجاهات بسعة 128 كيلوبايت وذاكرة تخزين مؤقت للبيانات L1 بسعة 64 كيلوبايت. تجمع الشريحة بين اثنين من هذه المراكز ، إلى جانب ذاكرة التخزين المؤقت من المستوى 2 ميغابايت التي تخدم كلا النوى ، حيث أن 192 "CUDA cores" (مراكز الرسومات) تشاركها مع K1 32 بت. على هذا النحو ، فإنه يمثل خروجًا كبيرًا عن هندسة 4 + 1.

يتضمن أحد التغييرات الكبيرة ما يطلق عليه Nvidia "تحسين الكود الديناميكي" ، والذي تم تصميمه ليأخذ كود ARM المستخدم بشكل متكرر وتحويله إلى كود مصغر محسّن خصيصًا للمعالج. يتم تخزين هذا في 128 ميغابايت من ذاكرة التخزين المؤقت (اقتطعت من الذاكرة الرئيسية للنظام التقليدي). الهدف هو منحها أداء تنفيذ خارج الترتيب دون الحاجة إلى الكثير من الطاقة التي تستخدمها هذه التقنية عادة. المفهوم ليس جديدًا - لقد جربته Transmeta منذ سنوات باستخدام شريحة Crusoe - لكن Nvidia تقول إن هذا يعمل الآن بشكل أفضل بشكل ملحوظ.

أظهرت Nvidia العديد من المعايير ، حيث زعمت أن الرقاقة الجديدة يمكنها تحقيق أداء أعلى بكثير من وحدات المعالجة المركزية المحمولة الحالية المكونة من أربعة أو ثمانية نواة - مستشهدة بالتحديد ببرنامج Qualcomm's Snapdragon 800 (MSM8974) ، وهو Apple A7 (يطلق عليه أحيانًا Cyclone) المستخدم في iPhone 5s - وحتى بعض معالجات الكمبيوتر السائدة. وقالت نفيديا إنها تفوقت على معالج Atom (Bay Trail) وكانت مشابهة لمعالج Intel Celeron (Haswell) ثنائي النواة بسرعة 1.4 جيجاهيرتز. بالطبع ، أميل إلى أخذ أرقام أداء البائعين بحبوب ملح: لا يقتصر الأمر على اختيار البائعين للمعايير ، وليس من الواضح على الإطلاق أننا نتحدث عن نفس سرعات الساعة أو نفس قوة السحب.

في غضون ذلك ، تحدثت AMD في الرقائق التي تستهدف الخوادم أكثر عن Opteron A1100 ، والمعروفة باسم "سياتل" ، مع الشركة قائلة إنها كانت تعمل حاليًا على أخذ العينات ويجب أن تكون متاحة في الخوادم في نهاية هذا العام. تحتوي هذه الشريحة على ثمانية نوى من وحدة المعالجة المركزية Cortex A57 ذات 64 بت. 4 ميغابايت من ذاكرة التخزين المؤقت L2 و 8 ميغابايت من ذاكرة التخزين المؤقت L3 ؛ قناتان للذاكرة حتى 128 جيجابايت من ذاكرة DDR3 أو DDR4 مع تصحيح الأخطاء ؛ الكثير من I / O المتكاملة (8 مسارات لكل من PCIe Gen3 و 6 Gbps SATA ومنفذان إيثرنت بسرعة 10 جيجابت في الثانية) ؛ Cortex A5 "معالج التحكم في النظام" للتمهيد الآمن ؛ ومسرع لتسريع التشفير وفك التشفير. يتم تصنيعها في عملية 28nm GlobalFoundries. لم تقدم AMD حتى الآن تفاصيل حول تردد أو قوة أو أداء الشريحة ، لكنها أظهرت رسمًا أساسيًا للرقاقة. (في الاعلى)

لطالما طالبت شركة Applied Micro بامتلاك أول رقاقة خادم ARM في السوق ، حيث تحتوي X-Gene 1 (المعروفة باسم Storm) على 8 مراكز ARMv8 ملكية 2.4 جيجا هرتز وأربعة وحدات تحكم ذاكرة DDR3 و PCIe Gen3 و 6 Gbps SATA و 10 Gbps Ethernet. هذا هو حاليا في الإنتاج على TSMC 40nm العملية ، وتقول الشركة.

في Hot Chips ، دفعت Applied Micro تصميمها X-Gene 2 (Shadowcat) ، والذي سيكون متاحًا بثمانية أو 16 قلبًا "محسّنًا" ، يعمل بسرعات تتراوح من 2.4 إلى 2.8 جيجا هرتز ، ويضيف مضيف RoCE (RDMA عبر شبكة إيثرنت متقاربة) مهايئ القناة كوصلة ربط مصممة لتمكين الاتصالات ذات الكمون المنخفض بين مجموعات من المجهرية. تم تصميم هذا ليتم استخدامه في مجموعات ، مع حامل خادم واحد يدعم ما يصل إلى 6480 مؤشر ترابط و 50 تيرابايت من الذاكرة ، وكلها تشترك في مجموعة تخزين واحدة. وتقول الشركة إن X-Gene 2 ستقدم أداء أفضل بنسبة 60 في المائة ، ومضاعفة الأداء على Memcache ، وحوالي 25 في المائة من خدمة Apache Web. يتم تصنيعها في عملية 28nm وأخذ العينات حاليا.

تقول شركة Applied Micro إن X-Gene 2 تملأ الفجوة بين أجهزة ميكروسفور المنافسة (Cavium ThunderX و Intel Atom C2000 "Avoton" و AMD Opteron A1100 "Seattle") وخوادم Xeon كاملة الحجم. أعطت بعض التفاصيل عن الجيل القادم ، X-Gene 3 (Skylark) ، والتي من المقرر أن تبدأ أخذ العينات في العام المقبل. ستحتوي هذه الرقاقة على 16 قلب ARMv8 يعمل بسرعة تصل إلى 3 جيجاهرتز ، وسيتم تصنيعها باستخدام تقنية Finfet 16nm.